congluu123
Banned
- Tham gia
- 2/4/2016
- Bài viết
- 0
TRUNG TÂM ĐÀO TẠO THIẾT KẾ VI MẠCH SEMICON
CHIÊU SINH LỚP SƠ CẤP THIẾT KẾ VI MẠCH
Địa điểm học: 23/38 Đường Trục F.13 Q.Bình Thạnh Tp.Hồ Chí Minh.CHIÊU SINH LỚP SƠ CẤP THIẾT KẾ VI MẠCH
Đối tượng:
- Các Anh/Chị sinh viên năm 2, 3, 4 hay sắp tốt nghiệp: Công Nghệ Thông Tin, Điện tử, Cơ điện tử.
- Anh/Chị muốn định hướng đề tài tốt nghiệp của mình theo Thiết Kế Vi Mạch
- Anh/Chị mong muốn có cơ hội làm việc tại các Công ty CHIP đang ở Việt Nam.
- Anh/Chị muốn trang bị cho mình một kiến thức làm CHIP vững vàng trong tương lai
Nội dung đào tạo lớp cơ bản: (3 tháng)
Kiến thức về ASIC và ngôn ngữ lập trình (Verilog, Assembly, C, ngôn ngữ script trong Linux)
1- Theory of Basic CMOS Structure (1,5 week)
2- Apply CMOS to design basic gate in digital circuit (0.5 week)
3- ASIC Design Flow (1 week)
4- Verilog language (behaviorial level, RTL level and gate level) (2 weeks)
5- Apply Verilog to describe digital design (1 week)
6- How to build sim env and test design matching to expectation(1 week)
7- Design a basic IP Core and build simulation env by using Linux (3 weeks)
Chi tiết nội dung khóa học:
Bài học Lý thuyết :
. Phần 1: ASIC Design Flow.
. Phần 2: IC Architecture: IP Architecture & SOC Architecture
. Phần 3: FPGA & ASIC
. Phần 4: Digital Circuit Design (Review Combinational Circuit and State Machine Design)
. Phần 5: Verilog VHDL ( for testbench Design and RTL Design)
. Phần 6: CMOS Library Design Theory
. Phần 7: IP Architecture Design
. Phần 8: Apply Verilog HDL to Design an IP in Micro Controller
. Phần 9: Build Simulation Environment to verify IP Design (adding checker, monitor,..) to get simulation to run automatically.
Bài học Thực hành:
. Phần 1: Linux Commands
. Phần 2: Sử dụng trình soạn thảo Vi
. Phần 3: Lập Trình Shell (Cshell, Bash shell, DOS Command)
. Phần 4: Research using the MentorGraphics Tool Simulator (QuestaSim and Modelsim)
. Phần 5: Practicing Verilog HDL to design Combinational Circuit and build testbench to verify this block
. Phần 6: Design Decoder Block and build testbench to verify this block
. Phần 7: The Block diagram for testbench IP Decoder (Design CPU Model and some VIP, add checkers)
. Phần 8: Design Encoder Block.
. Phần 9: The Block diagram for testbench IP Encoder (design CPU Model and some VIP, add checkers)
. Phần 10: Basic IP Core (Design Controller inside IP connected to ARM Bus Interface)
. Phần 11: Testbech Block for Basic IP Core (Build testbench, added checker, write testplan, write tests) . Phần 12: Design an real IP in Micro Controller but reduce some features and do verification for this IP
Để biết thêm thông tin chi tiết liên hệ:
+ Số điện thoại nóng: 0938 151 404 or 0972 800 931 (Ms Hồng)
+ Email: info@semicon.edu.vn
